







Study of the Design of Shielded Packages for Semiconductors  
ABSTRACT： Shields are mounted in magnetic sensors or wireless equipment to 
prevent malfunction or reduce noise floor. Metal shields soldered to boards has a large 
mounting area and a large thickness, which impede reducing the size of mobile 
handsets. Therefore, shields mounted on electric components are becoming more 
popular in order to meet the demands for lighter and thinner devices. This thesis deals 
with shields applied for semiconductor packages. 
In previous studies, the relationship between the single parameter of the design 
and shielding effectiveness has been studied, but the design guideline for the whole 
package that can be manufactured on conventional assembly processes for were not 
been summarized.  
In this thesis, the design guidelines of the whole of shielded package are discussed. 
The shielded packages are based of general MEMS, ball-grid array or land-grid array 
package, which can be implemented on conventional assembly lines. The prototyped 
packages are analyzed magnetic shielding effectiveness (MSE) by electromagnetic 
simulators and measurement by magnetic probes. The analyzed and the measured 
results provide the design guidelines for package designers that are not experts in 
electromagnetic noise. 
A magnetic shielded package for the magnetic sensor is analyzed and prototyped. 
The shield is designed for a spintronic MEMS sensor to detect strain-gauge. The sensor 
deteriorates signal-to-noise (S/N) ratio due to external magnetic noise. The sensor 
contains tunneling magnetoresistive (TMR) elements, which is not influenced by the 
magnetic field perpendicular to the plane but the in-plane directional field. Therefore, 
the analysis of the MSE direction dependence of the magnetic shield is important. The 
shielded package is consisting of two shield pieces that is fabricated by using a 
conventional assembly line for MEMS packages. Then, 3 x 3 MSE matrix and directivity 
of MSE are introduced as evaluation indicators of the direction dependence of MSE. The 
measured results of prototyped package showed the direction dependence of MSE. Two 
magnetic circuit models are introduced to explain the cause of the direction dependence 
of MSE. The models reveal that magnetic flux flow and magnetic reluctances are 
changed by the direction of external magnetic field, which causes the direction 
dependence of MSE. 
Design Guidelines of shielded package for radio frequency (RF) band are clarified. 
The ball grid array type and land grid array type shielded package are required for 
high-speed IC in mobile handsets to make printed circuit board thin. In this thesis, RF 
band is assumed to be from 500 MHz to 2500 MHz. The shield layer covering the 
 
package is made of non-magnetic conductor. 
Noise source current and return current excited in the shielded package are focused. 
Then, FEM electromagnetic analysis models and prototyped shielded packages are 
arranged to evaluate following four design parameter; the sheet resistance of the 
shielding layer, contact resistance between the shielding layer and ground pattern on 
package substrate, aperture on the package substrate and the electrodes of the package. 
As the result of the simulations and the evaluation, it was found that the following 
design guide line is necessary to obtain MSE of 20 dB or more; the sheet resistance of 
shielding layer should be less than 1.5 ohm/square, the contact resistance between the 
shielding layer and ground pattern may be high, the length of the apertures on the 
package board should be less than 10 mm, pins connected to noise source wirings should 
be placed at a distance of more than 2mm from the outer periphery of the package or a 
ground pin is arranged next to the pin connected to a noise source. 
A laminated shield consisting of conductors and a magnetic material multilayer are 
also proposed to provide thinner shielding layer than a conductive layer made of 
non-magnetic material. The laminated shield provides a high shielding performance in 
an RF band because the magnetic materials have high permeability and multireflection 
occurs in the shield. Furthermore, the shielding performance is enhanced at the 
ferromagnetic resonance (FMR) frequency of the magnetic materials because the 
magnitude of complex permeability is maximized owing to the large imaginary part of 
permeability. We analyzed the shielding mechanisms of the laminated shield and a 
conductor shield by impedance calculations and an FEM electromagnetic simulations. 
The shielding performance obtained by impedance calculation coincides with that 
obtained by finite element method (FEM) electromagnetic simulation. The laminated 
shield is fabricated using a Co-Nb-Zr thin-film layer with a thickness of 0.2 m and two 
Cu layers with a thickness of 0.4 m. The measured shield effectiveness of the 
laminated thin-film shield is 27 dB higher than that of the conductor shield at a 
frequency of 470 MHz. 
A land grid array-type small shielded system in package (SiP) that has a 2.4 GHz 
slot antenna is also presented. Slots are patterned on both a package board and a shield 
layer. The slots are connected at the side of the package board and compose the slot 
antenna. A large part of the slot antenna is formed on the shielding layer deposited on 
the surface of the SiP.  The slot on the package board is short and occupy a small area, 
therefore the slot antenna allows the area of the package board to be reduced. In 
addition to this, the slot antenna reduces the keep-out zone in which no wires can be 
laid out on the board. It is because the area of the slot on the package board is small. A 
 
prototype of the SiP with a Bluetooth Low Energy chip was fabricated. The volume of 
the prototype is 5.25 x 9.0 x 1.0 mm3. The keep-out zone of the SiP is 9.0 mm2. The SiP 
has received Japanese modular approval certification because it contains all the 
elements for wireless communication except for a power supply. 
Design guidelines for DC-kHz magnetic shielded packages and RF band 
electromagnetic shielded package are presented, which meet MSE required in the use 
case. The design guidelines presented in this thesis follow the assembly flows with high 
productivity, so that the guideline contributes to reducing the size of printed circuit 
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ル機器では，中央演算装置(Central Processing Unit：CPU)やメモリ, ディスプ
レイのドライバ回路，電源回路内には大きな電流が流れるが，その電流が電磁ノ
イズの放射源となる．その電磁ノイズはセルラー帯や 2.4 GHz 帯の周波数成分







近年インターネットオブスィング (Internet of Thing: IoT)の拡大によりセン
サ，無線通信の利用も拡大している [2] [3]．図 1.1 に IoT や無線通信における
シールドの利用場面を示す．センシング装置では，磁気センサは外部磁界ノイズ
の影響を遮断するために磁気シールドを必要とする．またスマートフォン，タブ















う「基板レベルシールド(Board Level Shield: 以下 BLS と呼ぶ)」を適用するこ
とがほとんどであったが，近年は基板の軽薄短小化の要求が高いスマートフォ
ンのような機器において「部品レベルシールド(Component Level Shield: 以下













































い．また板金シールドの厚さはそのバネ性を確保するために 0.1 mm 程度とな
る場合が多い．部品とシールドのクリアランスも 0.2mm 程度確保することを含
めると，シールドはおおよそ 0.3 mm も基板の厚さ方向の寸法を占める．機器の
薄型化は商品性に直結する指標ともなるため，携帯電話内の部品は 10μm オー



























































妨害（EMI : Electromagnetic Interference)と呼ばれる．世界各国では，EMI に
対して各種の規制を設けている [6]．一方，その電子機器がどれだけ外部からの
ノイズに耐えられるかも重要である．これをノイズ耐性（イミュニティ  : 
Immunity) と呼び，電子機器の電磁感受性（ EMS: Electromagnetic 




能力を EMC と呼ぶ [7]． 





































































図 1.2 (b) にシールドの分類を示す．シールドは，配置の観点で, 前節で述べ





















effectiveness: 以下 MSE と略）としている．シールド効果は，一般的にシール
ド未搭載時の電界，磁界強度と，シールド有り時の電界・磁界強度の比率をデシ
ベルで表示する [9]．本論文もそれにならい MSE を次式で定義した． 







イルを LSI の近傍に近づけ走査し，磁界強度のマップを作成し分析する MP 法 
















節では DC～kHz 帯の磁気シールド，及び RF 帯の電磁波シールドの先行研究
を紹介する． 
DC から kHz 帯のシールドでは， Wisconsin 大の Wang 等は ，60 dB 以上
の磁界シールド効果 (Magnetic shielding effectiveness: MSE) を実現しており，
信号や電源のための信号線を通すためのシールド開口の影響を検討している 






一方 RF 帯の電磁波シールドを検討した文献も複数ある．オタワ大の Roy 等
は BGA パッケージのヒートスプレッダをシールドとして利用し，内部にストリ
ップアンテナやループアンテナを内蔵し，GTEM (Gigahertz transverse 
electromagnetic) cell で 10 GHz のシールド効果を評価しているが，パッケー
ジタイプが super ball grid array (SBGA) package と呼ばれるもので，モバイ
ル機器向けに一般的に用いられていない独自の構造である [13]．韓国 Gwangju 




ジ形態とは言えない [14]．Amkor 社の Karim 等はスプレーコーティングでシ









を提案している [16]．Atotech 社の Mukai 等は, モールドの密着性を高めるシ
ールド層の構成や化学処理について検討している [17]．他にも銀ペーストを扁
平にし，金属含有率を上げ，低電気抵抗率を達成した研究や 3 ~ 6 μm の薄い銀












い．Interuniversity Microelectronics Center (IMEC), Leuven の Brebels 等
は，無線 LAN 向けにアンテナとシールドの両方を搭載した SOP (System-On-
Package) を試作しているが，そのパッケージサイズは面積がおおよそ 30×30 
mm2 と大きく，厚さもおおよそ 4 mm 程度あり大型であった [22]．また商業
的にもアンテナとシールドの両方を搭載した SiP がいくつか販売されている．








































第２章では DC ～ kHz 帯の磁気シールドパッケージの設計に関してするこ
とをまとめた． 
第３章では RF 帯の導体シールドパッケージに関し，パッケージ内と周囲の
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 DC ～ kHz 帯の磁気シールドパッケージ 
2.1 はじめに 
IoT の広がりとともに，低消費電力で動作する磁気デバイスの適用が進んでい












子とそれを応用したスピン MEMS センサの模式図を示す[1]．図 2.1 のスピン
トロニクス歪検知素子は，検知層に圧縮歪が発生すると逆磁歪効果により磁化







































ュニティ試験の最大レベルであるレベル 5 で規定される 100 A/m とした [7]．  
一方でパッケージ内部磁界は，内蔵するスピントロニクスデバイスの印加磁
界の感受性の方向依存性も考慮し設計する．例えばスピントロニクスデバイス
が GMR(Giant Magnetoresistance) 素 子 や TMR(Tunneling Magneto-
resistance)素子である場合，センシング層は面内磁化膜を採用しているため，面
内方向の印加磁界の影響を強く受け，垂直方向の印加磁界の影響はほとんど受





も把握できる場合が多い．スピン MEMS 歪検知素子は，TMR 素子により歪を
検知しているため，面内方向の磁界の感受性が高い．また TMR 素子の感度劣化
を防ぐためには TMR素子に印加する磁界は 0.8 A/m 以下とする必要があった．
従って 100 A/m の外部磁界ノイズが印加した際にパッケージ内部における面内
方向の磁界についてから 0.8 A/m 以下とする，すなわち 42 dB の MSE を有す
る磁気シールドの設計が必要であった．またスピン MEMS 歪検知素子は音響セ
ンサ（マイクロフォン）としても機能するため，可聴域の 20 kHz 以下で感度劣
化が低いことが求められた．従って本章の磁気シールドパッケージの目的は，ス
ピン MEMS 歪検知素子の感度劣化を防ぐために，直流(DC)から 20 kHz 以下

















検討を行ったが，MSE が 10 dB 以下と低くかったため，高 MSE が期待できる
図 2.3 に示す２ピース構造とした． 
パッケージ基板は下シールドに接着している．また上シールドと下シールド
は Ag ペーストからなる導電性接着剤で接着している．上シールドと下シールド
の材料は，導電性の磁性体で比透磁率が 60000 以上の PC パーマロイとした．





0.1 mm の PC パーマロイを曲げ加工したものである．下シールドの板厚は 0.2 
mm，プリント基板の厚さは 0.34 mm である．３軸地磁気センサとプリント基
板の電極は，ワイヤにより電気的に接続されている．３軸地磁気センサはアルプ






図 2.3 試作した磁気シールドパッケージの断面図と寸法 
 
 









































図 2.4 ホールセンサの特性と地磁気センサの特性の比較 
 
 
図 2.4 の結果から，ヘルムホルツコイルに流れる電流が 2 mA 以上で，ホー
ルセンサ測定から求めた近似式と地磁気センサの測定化結果は，約 3.6 A/m で
差が 14％，10A/m 以上の磁界で差が 10％以下で一致し，同様の線形の傾向を
示した．この結果からパッケージ内部に地磁気センサを内蔵し，パッケージ内部
の磁界強度を 3.6 A/m 以上とすれば，内部磁界強度の特性を評価できる見込み
を得た． 
図 2.5(a) にパッケージの上面，図 2.5 (b) にパッケージの側面図を示す．パ
ッケージの外形寸法は，5.0 x 6.0 x 1.7 mm3 である．また，上シールドと下シ
ールドに囲まれたパッケージ内部の空間の容積は，3.7 x 4.7 x 1.0 mm3 である． 
図 2.6 にパッケージの組立フローを示す．まず図 2.6 (a) に示すように配線パ




















































































       
(b) 側面透視図 
 



















シングし，個片化する(図 2.6 (f))．図 2.6 の工程は，MEMS マイクの組立てフロ
ーと比較すると，図 2.6 (b) と図 2.6 (c)の工程が追加されていると言える．組み
立て後，個片化後の磁気シールドパッケージの写真を図 2.7 に示す． 
 
2.4 MSE の指向性の解析 
外部磁界があらゆる方向から印加された時の MSE と，パッケージ内外の磁束
密度分布を把握するために，MSE の指向性を，有限要素法の磁界解析により解
析した．有限要素法の磁界シミュレータはムラタソフトウェア製の Femtet ver. 
2018. 1 を用いた．外部磁界は，１A/m の強度で直流で印加した．図 2.8 に磁




図 2.8 (a), (b) に示す地磁気センサを搭載した位置の中心とした． 
MSE は，式（１.１）で算出するが，磁界解析では, シールドが無い時の地磁
気センサで測定される磁界強度 shieldowH _/ は外部磁界強度 exH と等しい．解析時
の exH は 1 A/m とした． 
shieldwH _ は磁界強度検出点における磁界強度であるが，その成分を X 方向，Y
方向，Z 方向で分解し, Hin_x, Hin_y, Hin_zとして分析した．MSE の指向性の φ や
θ の方向は，アンテナの解析の角度の定義と同様にした．尚，外部磁界が真逆の





図 2.9 に指向性の解析結果を示す．図 2.9 (a) に示す XY 面内で外部磁界を変
化させた場合，X 方向，Y 方向，Z 方向の全ての向きの内部磁界の方向に対し，
磁界シールド効果は 60 dB 以上と高くなった．一方，図 2.9 (b)，(c) に示す YZ
面や ZX 面で外部磁界の方向を変化させた場合，MSE が比較的低い場合が見ら
れた．特に θ が 0 度や 180 度の場合，すなわち Z 方向に沿った外部磁界が印加
された場合は，Hin_z は 10 dB と特に低い値となった．また Hin_x  は 50 dB と
やや低かった． 
従って，MSE の指向性の解析結果より，パッケージ内部に面内方向の磁界に
影響を受けやすい素子を搭載した場合は MSE が 50 dB 以上となり，パッケー
ジ内部に垂直方向の磁界に影響を受けやすい素子を搭載した場合は MSE が 24 
dB となる結果となった．図 2.10 にパッケージ内部，及び周囲の磁束密度分布




それに対し，図 2.10 (b) に示す Z 方向の外部磁界を印加した場合では，パッ
ケージ内部の磁束密度，パッケージ外部の磁束密度よりは減衰しているが，3 分













(a) XY 面に平行な外部磁界印加時 (θ = 90 deg） 
 
       
(b) YZ 面に平行な外部磁界印加時 (φ = 90 deg） 
 
 
(c) ZX 面に平行な外部磁界印加時 (φ= 0 deg） 








(a) X 方向の外部磁界を印加した時 
 
 
(b) Z 方向の外部磁界を印加した時 
 







測定では，次節に示す外部磁界を X 軸, Y 軸, Z 軸にそれぞれ平行な方向に印
加する測定系を構築し，試作パッケージを評価する．また内部磁界も 3 軸地磁
気センサを用い X 軸, Y 軸, Z 軸にそれぞれ平行な方向を測定する．そこで測定




































































  (2.1) 
尚，Hin_x, Hin_y, Hin_z, は，それぞれ地磁気センサが検出した X 軸，Y 軸，Z
軸に平行な方向のパッケージ内部の磁界強度である．また Hex_x, Hex_y, Hex_z は，
それぞれ X 軸，Y 軸，Z 軸に平行な方向の外部磁界の強度である．MSE の右下
につくサフィックスは，内部磁界と外部磁界の方向を表す．例えば，MSExy は
Y 方向に平行な外部磁界を印加した時の，X 方向の内部磁界の減衰を表す MSE
となる． 
スピン MEMS 歪検知素子をシールドする場合は，スピン MEMS に用いられ
る TMR 素子が面内磁化膜でセンシングしているため X 方向，Y 方向の磁界の
影響を受けやすい．従ってパッケージ内部の磁界が X 方向と Y 方向となる MSE
の成分，すなわち MSExx，MSExy，MSExz，MSEyx，MSEyy，MSEyzの６成分
が重要であり，42 dB 以上必要となる．一方で，TMR 素子は Z 軸方向の印加磁
界には鈍感なため，パッケージ内部の磁界が Z 軸に平行な方向に関する MSE で
ある MSEzx，MSEzy，MSEzz については低くてもよい． 
 
2.6 MSE の方向依存性の測定系の構築 
式(2.1)に示す MSE の方向依存性を測定するために，図 2.11 に示す測定系を








(b) X 方向，または Y 方向の外部磁界を印加する際のセットアップ 
 
 
(c) Z 方向の外部磁界を印加する際のセットアップ 












図 2.11 (b) は，パッケージに X 方向，Y 方向の面内方向の外部磁界を印加し
たときの写真である．プリント基板は，正方形であるので，基板を 90 度回転さ
せ，パッケージの面内方向の 2 方向の外部磁界を印加できる． 





るので，本測定系で式(2.1) に示す９成分の MSE の測定が可能である． 
測定では，パッケージに対し直流の外部磁界を印加して測定した．またコイル
が印可できる最大外部磁界強度は 6100 A/m ( = 76 Oe) であった．図 2.4 に示
すパッケージに内蔵する地磁気センサの磁界の下限が 3.6 A/m であることから，
この測定系のダイナミックレンジは 65 dB となった．  
 
2.7 MSE の方向依存性の測定結果 
 図 2.12 に試作した磁気シールドパッケージのMSEの方向依存性の測定結果
と解析結果の比較を示す．図 2.12 の測定結果をみると，MSExx, MSExy, MSEyx, 
MSEyy, MSEyz, MSEzx, and MSEzyの 8 成分は 50 dB 以上となり高かった．スピ
ン MEMS 歪検知素子で必要な MSExx，MSExy，MSExz，MSEyx，MSEyy，MSEyz
の６成分は，の 42 dB 以上となっており，第 2.2 節で示した MSE の目標値を達
成したので，スピン MEMS 歪検知素子の外部磁界ノイズによる感度劣化を防ぐ
ために十分な性能がある． 













図 2.11 には，MSE の方向依存性の磁界解析結果も示している．測定結果と
比較すると MSE の差は最大で約 9 dB 程度であった．特に MSExyでは 9 dB の
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2.8 MSE の方向依存性の発現に関する考察 










図 2.13  に X 方向の外部磁界を印加した際の磁気回路モデルを示す．外部磁





しているが，後に示す FEM 磁界解析の MSExx の結果でギャップの依存はほと
んどないため，X方向の外部磁界を印加した際の磁気回路計算では考慮しない．
上シールドを通る磁束の全体の磁気抵抗を Rx1，下シールドの Rx2 とした．上シ
ールドの X 方向の寸法を a, Y 方向の寸法を b, 高さを h，真空の透磁率を μrと
すると，各磁気抵抗は下記で表される． 
 
Rcx (a + h) / (0rbtc)    (2.2) 
Rix a / (0bh)     (2.3) 
1 / Rx1 1 / Rcx + 1 / Rix   (2.4) 
Rpx a / (0rbtp)    (2.5) 






図 2.13 X 方向の外部磁界を印加した場合の磁気回路 
 
 
表 2.1 試作パッケージの X 方向の外部磁界方向に印加したときの磁気抵抗 
部分 磁気抵抗値(H-1) 
Rcx 2.0 × 105 
Rix 1.0 × 109 
Rx1 2.0 × 105 









ここで試作パッケージの寸法，a = 4.7 mm, b = 3.7 mm, h = 1.0 mm, tc = 0.1 
mm, tp = 0.2 mm を代入して図 2.13 の磁気回路中にある磁気抵抗を計算した．
その結果が表 2.1 のようになる．Rix と Rcx が，Rx1 や Rx2の 5000 倍以上である
ことに着目すると，外部から印加された磁束のほぼ全ては，シールドを通ること
になり，パッケージ内部に磁束が侵入しないと言える． 
図 2.14 に Z 方向の外部磁界を印加した際の磁気回路モデルを示す．上シール
ドの XZ 面に並行な側面を通る磁束に対する上シールドの磁気抵抗を Rcz1，ギャ
ップの磁気抵抗を Rgz1，下シールドの磁気抵抗を Rpz1 とした．また，上シール





Rcz1 (b / 4 + h) / (0ratc)      (2.7)  
Rgz1  g / (0atc)       (2.8) 
Rpz1  (b / 4) / (0ratp)      (2.9) 
Rcz2  (a / 4 + h) / (0ratc)      (2.10) 
Rgz2 g / (0btc)       (2.11) 
Rpz2 (a / 4) / (0rbtp)      (2.12) 
Riz (h + g) / (0ab)       (2.13) 




ここで前記の試作パッケージの寸法を代入し，g を 0.03 mm として各磁気抵
抗を計算すると表 2.2 に示す値となる．ここで注目すべきことは，Riz が Rgz1や
Rgz2と同じオーダーの値となることである．これは磁気回路中で，シールドを通
る経路と同程度の磁束が，パッケージ内部の磁気抵抗 Rgz1 にも通ることを意味








図 2.14 Z 方向の外部磁界を印加した場合の磁気回路 
 
 
表 2.2 Z 方向の外部磁界方向に印加した場合の磁気抵抗 
Part 磁気抵抗 (H-1) 
Rcz1 5.4 × 104 
Rgz1 5.1 × 107 
Rpz1 1.3 × 104 
Rcz2 7.8 × 104 
Rgz2 6.5 × 107 
Rpz2 2.1 × 104 
Riz 4.7 × 107 














するパッケージ内に印加する磁束の逆数 Rix/Rx.外部磁界が Z 方向に平行なとき
は，パッケージ全体の上シールドに印加する磁束に対するパッケージ内に印加
する磁束の逆数 Riz/Rzを計算した．その結果を図 2.15 に示す．その結果を見る


















































































































また図 2.15 には第 3.2 節の FEM シミュレーションモデルを用いてギャップ
を変化させた際の MSExx と MSEzz の解析結果も示している．MSExxは Gap の
影響をほとんど受けず，67dB 程度で一定の値となった．一方で，MSEzzは Gap
の影響を大きく受け，Gap が 0 のときは 62 dB と高い一方，Gap が 0.1mm 以
上のときは 12 dB 以下となり，Gap が高いほど低くなった．式(1) の MSE は，
Hin/Hexに反比例する．パッケージ外部，及び内部の空気中では磁界と磁束が比
例するので，Rix/Rx1 や Riz/Rzも，Hin/Hexに反比例する．従って外部磁界と内部
磁界の方向が同一である x 方向の MSExxは Rix/Rx1，及び MSEzzは，Riz/Rzと傾
向が一致すると考えられる． 
 
2.9 磁気シールドパッケージの MSE の周波数特性 
 本章で磁気シールドパッケージはスピン MEMS 歪検知素子は，音響センサ
として用いることも考えられるため，MSEの周波数特性も把握する必要がある．
ここでは図 2.8に示した有限要素法の磁界解析モデルを用いてMSEの周波数特
性を解析した．解析を行った MSE は，第 2.5 節に記した方向依存性を表す９成
分とした．尚，シールド材である PC パーマロイの導電率は 1.7×106 S/m とし
た． 
 図 2.16 に，MSE の周波数特性の解析結果を示す．尚前述のとおり, スピン
MEMS 歪検知素子の場合は，図 2.16 において赤枠で囲った内部磁界の方向が
X 方向及び Y 方向に平行な方向の MSE が重要となるが，内部磁界が Z 方向に
平行な方向の MSE も記載している．図 2.16 (a) に示す X 方向の外部磁界を印
可したときは，MSExx, MSEyx は 50 kHz 以下で 42 dB 以上となった．図 2.16 
(ｂ) に示す Y 方向の外部磁界を印可したときは，MSExy, MSEyy は 200 kHz 以
下で 42 dB 以下となった．図 2.16 (c) に示す X 方向の外部磁界を印可したとき
は，MSEzx, MSEzx は 600 kHz 以下で 42 dB 以上となった．以上より, 内部磁
界の方向が X 方向及び Y 方向に平行な方向の MSE においては可聴域から超音
波域含む 50 kHz 以下で 42 dB 以上の MSE が得られる見込みを得た． 





(a) X 方向の外部磁界を印可したとき 
 
 
(b) Y 方向の外部磁界を印可したとき 
 
 
(c) Z 方向の外部磁界を印可したとき 














































































































































マロイの表皮厚さが，シールドの厚さ 0.1 mm と等しくなる周波数は，ＰＣパ
ーマロイの比透磁率 60000 と，導電率 1.7×106 S/m から計算すると，248 Hz 
となり，MSE が低下する周波数はその周波数よりも高くなっている．パッケー





MSE の異方性を測定し, スピン MEMS の磁気シールドパッケージのとして
必要な面内方向の外部磁界に対する MSE は 50 dB 以上と高く，要求を満たし
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のパッケージを採用しており，フラッシュメモリにおいても BGA または LGA
















(b) Land grid array (LGA) パッケージ 
 














えられる．尚，BGA パッケージの断面は図 3.2 (a) ，LGA パッケージの断面は
図 3.2 (b) に示すようなものとなる．BGA パッケージは半田ボールを持ち，LGA




























































































図 3.3 (b) に BGA パッケージを展開し，ノイズの伝搬経路を説明した図を示









ージ基板の GND 配線に伝送するリターン電流，電極の GND ピンを介して実装






は，シールドのほうが高い場合が多い．図 3.6 (c) には，パッケージ基板の TOP




図 3.6 (d) に無線回路ノイズレベルと誘導・放射ノイズ低減対策の概念図を示
す．高速で長距離伝送できる無線機の要求は，無線回路のノイズフロアを極力抑
えることを必要とする．ノイズフロアを低減されるための誘導・放射ノイズ抑制























場合は，磁界ノイズ源とシールドの距離が 1 mm 以下と波長よりも十分短く
MSE を高くするには厳しい条件といえるので，シールドパッケージの場合の必
要なシート抵抗値を明確化することは重要である． 
2 つ目の原因は，シールド層とパッケージ基板の GND 配線の界面の接触抵抗
が大きくリターン電流がパッケージ基板の GND 配線や実装基板の GND 配線
までに伝搬できない場合である．極端な例として，シールド層を上面にしか成膜






















て採用される．図 3.5 (b) は内層のベタ GND パターンで，ビアとそのランドパ
ターン以外は GND 配線としている．内層のベタパターンは，GND の開口を小
さくし，誘導・放射ノイズの漏洩を小さくすることや，ノイズ源配線のすぐ近く
にリターン電流を流すことを可能にする．また図 3.6 (c)の BOTTOM 層は半田
ボールと接触する電極パターンや，配線パターンが存在するが，配線を行わない
部分は GND パターンを配置することが BGA パッケージの場合一般的である．










































(a) TOP 層               (b) 内層             (c) BOTTOM 層 




解析や測定では，MSE に影響する設計パラメータと MSE の関係を定量的に
評価する．その方法として，GND の隙間をできる限り小さくし高 MSE が得ら
れる基準パッケージの解析，または試作・測定を行うとともに，評価を行う設計
パラメータを一つだけ変動させ，あえてその箇所だけ磁界を漏洩させ，その磁界





側面においてパッケージ基板の GND パターンと接触させた．シールド層は Ag
とエポキシ樹脂からなる導電性ペーストで製膜した．厚さは 50 µm で設計した．


































表 3.1 パッケージ基板の仕様 
面積 8 x 8 mm2 
厚さ 210 μm 





パッケージ基板，はんだボールの厚さを示す．パッケージの面積は約 8 x 8 
mm2，はんだボール間のピッチは 0.5 mm である． 
図 3.7 にパッケージ基板のレイアウト図，表 3.1 にパッケージ基板の仕様を示
す．図 3.7（a）に示す TOP 層となる配線層１は，ノイズ源となる電流が流れる
線路としてマイクロストリップライン（MSL）を設けた．MSL は，パッケージ
基板のビアを介してパッド A とパッド B に接続した．ノイズ源を模擬した高周
波信号は同軸コネクタから供給され，パッド A，MSL，およびパッド B を介し
て流れる．パッド B には 51 Ω の負荷抵抗に接続し，終端した．図 3.7（b）に
示す BOTTOM 層となる配線層 2 はベタ GND を配置した．またパッケージの
周囲にビアを配置し，配線層１と配線層２を接続した． 
図 3.8 に基準シールドパッケージの MSE の測定結果を示す．測定は第 3.5 節
に記載する方法で測定している．基準パッケージは 500 MHz では 46 dB，900 








(a) 配線層 1 （TOP 層） 
 
   
(b) 配線層 2 （BOTTOM 層） 
図 3.7 パッケージ基板のレイアウト 
 
 
図 3.8 基準パッケージの MSE 測定結果 
Via
MSL




















































パッケージの上面から直上 1.0 mm のパッケージ上面に平行な面の磁界分布を
解析，または測定し，その最も強い部分の磁界強度を比較し MSE を出すことと
する． 
FEM （Finite element method）の Full-wave の 電磁界解析シミュレータ 
Ansys HFSS ver. 2014 を用いてシールドパッケージの磁界分布を比較してい
る．図 3.9 に作成した電磁界解析モデルを示す．図 3.9 (a) はモデルの外観，図
3.9 (b) がモデルの側面図である． 
MSEも式(1.1)を用いて算出した．ただし，式(1.1) におけるHw_shield Hw/o_shield 
は，シールド搭載時と未搭載時のそれぞれの場合において，パッケージ直上 1.0 
mm の最も強い箇所の磁界強度とした． 
つづいて，MSE の測定方法について述べる．図 3.10 にシールドパッケージ
の測定系を示す．測定系はノイズ研究所社製の ESV-3000 の LSI 測定オプショ
ンを用いた．磁界プローブは 30 MHz〜3 GHz で動作する．スペクトルアナラ
イザは Advantest R3251A で，その周波数範囲は 9 kHz〜2.6 GHz である．測
定系，およびスマートフォンでシールド機能が必要とされるセルラー，Wi-Fi, 
Bluetooth の周波数帯域を考慮して，試作パッケージは 500 MHz 〜 2.5 GHz
の範囲ですることとした． 図 3.10 に測定中の DUT の写真を示す．数多くの試
作サンプルの測定を効率的に行うために，１つのプリント基板には 4 つのシー
ルドパッケージを取り付けるようにした．シールドパッケージ間の間隔は 40 



























ESV-3000 では，パッケージの上面から 1.0 mm 上空の面を磁界プローブがス
キャンするように設定した．磁気プローブは，パッケージに対し垂直方向の磁界
を検出するものを用いた．磁界プローブの解像度は 1.0 mm であったため，プロ




シールド無しのパッケージの場合，図 3.11 (a) に示すように図 3.7 に示すノ
















シールド搭載時と未搭載時のそれぞれの場合において，パッケージ直上 1.0 mm 
の最も強い磁界強度を，式(1.1) における Hw_shield Hw/o_shield として算出した．
図 3.11 の場合，Hw_shield, は－9.9 dBA/m，Hw/o_shield は－62.8 dBA/m となる．
したがって，MSE は 52.8 dB となる． 




            
(b) シールド有り 












3.5 パッケージ設計パラメータと MSE の関係の測定・解析 
3.5.1 シールド層のシート抵抗 
第 3.2 節で述べた 4 つの電磁ノイズの漏洩の原因に関する設計パラメータを




シート抵抗と MSE の関係を電磁界シミュレータで解析した． 


















































一方で 20 dB 以上の MSE 仕様を満たすために，シールド層のシート抵抗は
0.15 Ω/□とする設計が必要であることがわかった． 
 
3.5.2 シールド層とパッケージ基板の GND 配線との接触抵抗 
続いて，シールド層とパッケージ基板の GND 配線との接触と MSE の関係の
電磁界解析を行った．図 3.13にその解析結果を示す．500 ~ 2500 MHz のどの
周波数でも，接触抵抗が 1 mΩ・mm2から高くなるにつれで MSE が低下する傾

































知られている [3]．パッケージ基板の開口の長さと MSE の関係を評価するため
に表 3.1 に示す４種のシールドパッケージを試作した．４種のシールドパッケ
ージは，パッケージ基板の L1，L2 のパターンとビアの位置が異なる．L1 の周
囲の銅箔はシールド層と接触するとともに，ビアにより L2 に接続されている．
表 3.2 のパッケージ基板 A~D では，GND 配線の接触部の最大距離 dGND_max，
つまり図 3.4 に示す(3) パッケージ基板の開口の長さが異なる．パッケージ基板
A は 0.5 mm です．ビア間の最大距離として dGND_maxを定義した．パッケージ
基板 A の dGND_maxは 0.5 mm，パッケージ基板 B の dGND_maxは 1.0 mm，パッ
ケージ基板 C の最大距離 dGND_max は 4.5 mm．パッケージ基板 D のビアは，パ
ッケージ基板の 4 つのコーナーにのみ配置さ，dGND_maxは 8.0 mm である． 
図 3.14 に測定周波数を 500MHz から 2500 MHz まで変化させたときの
dGND_maxと MSE の関係を示す． 500 MHz から 2500 MHz まで周波数によら
ず，dGND_maxが長い場合，MSE は低くなった．dGND_maxと MSE はおおよそ線
形な関係を示しており，反比例の関係にある．2500 MHz の真空中の波長が 
 
 
表 3.2 シールドと基板の GND 配線の接触部の最大距離 
 











































































ジ辺-ノイズ源のピン間を表す dpin である．試作したシールドパッケージは dpin 
の水準を 1 mm, 1.5mm, 4mm の３種類とした．もう一つの設計パラメータは，
シールドパッケージのノイズ源のピンの位置と GND ピンの相対位置である．
























図 3.16 に 900 MHz における電極から漏洩の測定結果を示す．ただし 500 
MHz ~ 2500 MHz でほぼ同じ特性を示したため，図 3.16 では 900 MHz の測定
結果を代表して掲載する．None 型では 20 dB 以上の MSE を得るためには dpin
を 2 mm 以上とする必要があるが，それ以外のノイズ源のピンの周囲に GND
ピンを配置したパッケージでは，dpin が１mm 以上で 20 dB 以上の高い MSE
が得られた．また dpinが大きいほうが 4～5 dB/mm で電極が内側にあるほうが
高 MSE となった． 
表 3.4 にノイズ源のピンと GND ピンの相対位置とシールド上昇率を示す．特
にノイズ源のピンの外側にGNDピンを配置したOut型やOut-side型が少ない





























図 3.16 900 MHz における電極から漏洩の測定結果 
 
 




つづいて，GND ピン間の最大距離を変化させたときの MSE への影響を評価
した．図 3.18 に試作したパッケージの GND ピン間の最大距離 gpin と MSE の
関係の評価のためのピン配置と設計パラメータを示す．図 3.18 に示す gpin を 2 
mm から 8.5 mm まで 4 水準，dpinは 1～4 mm で 3 水準変化させ，計 12 種類
のパッケージを試作した．dpinが 1.5 mm としたときの gpin を変化させたとき


























配置名 None型 In型 Side型 Out型 In-Side型 Out-Side型 Cross型 Round型




900 MHz のノイズが放射したときの MSE 測定結果を図 3.19 に示す．尚 500 
MHz, 2000 MHz, 2500 MHz も同じ傾向となったため，本論文では割愛する．
MSE は， gpin が増加するとおおよそ直線的に減少し，dpin によりその傾きは
異なった．図 3.19 より，20 dB 以上の MSE を得るためには，dpin が 1mm 程
度短いと gpinを 4.6 mm 以下にする必要があるが，dpin が 4 mm と長いと gpin























図 3.19 GND ピン間の距離と MSE の関係の測定結果 
 
 
3.6 まとめ  
スマートフォン等のモバイル機器の軽薄短小化の要求を満たすため， BGA , 
LGA タイプのシールドパッケージにおいて，板金シールドと同等の 20 dB の
MSE を得るための設計指針を明確化した．設計指針の電磁気学的根拠を示すた
めに，試作パッケージの電磁界解析，試作・測定により，測定に影響する４つの
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     (4.3) 
ただし r はノイズ源とシールド間の距離，c は導体層の導電率である．空気
















れず，したがって MSE も低くなる． 
一方，本研究で提案する導体/磁性体の積層シールドでは導体層/磁性体層の特
性インピーダンスの差により，MSE を高くすることができる．図 4.2 (b) に積
層シールド近傍の電磁波の振舞を示す．磁性体層は導電性の高透磁率を有する 



















































































































































 ''j' r ‐　rr  ,   (4.8) 

















































,   (4.11) 
Ms は磁性体層の飽和磁化,  はジャイロ磁気定数， は減衰定数， fr は磁性
体層の強磁性共鳴(ferromagnetic resonance: FMR) 周波数，Hk は磁性体層の
方向依存性磁界である． 
磁性体層の特性インピーダンス Zm ，減衰定数m は複素比透磁率 µr の影響








ない．従って，磁性体を 1 層のみ用いた積層シールドでは，面内の 1 方向のみ
に高い MSE を有する．しかしながら，磁性体層を 2 層以上用い，それぞれの層
の困難軸方向を直交させるなど平行ではない方向に誘導すれば，面内の２方向






シールドの MSE を計算し，比較した． 
図 4.3 (a) に示す導体シールドは Cu 層の 1 層のみからなり，厚さは 1.0 µm
である． Cu の導電率は 5.8 ×107 S/m とした．図 4.3 (b)に示す積層シールドは
2 層の Cu 層と 1 層の Co85Nb12Zr3層からなる．Cu 層の厚さは 0.4 µm であり，
Co-Nb-Zr 層の厚さは 0.2 m とし，総厚を導体シールドと等しくした．Co-Nb-
Zr 層の導電率は 8.3×105 S/m とした．また，Co-Nb-Zr 層の Ms を 1.0 T，Hk 
を 800 A/mとし，式(4.8)-(4.11)から透磁率の周波数特性を図 4.4のように求め，
インピーダンス計算と電磁界シミュレーションで使用した．  
インピーダンス計算では式 (4.1)-(4.11)から導体層と磁性体層のSパラメータ
を計算し，電磁波の伝送特性である s21から MSE を求めた．積層シールドでは
導体層と磁性体層を縦続接続させて多重反射を解析した． 
図 4.5 にその計算結果を示す．導体シールドの MSE の周波数特性はシェルク
ノフの式から計算される結果と同様，周波数が高くなるに連れ単調に増加した． 
一方で，積層シールドの MSE は Co-Nb-Zr のＦＭＲ周波数において極大とな















     周波数 (MHz) 
図 4.4 Co85Nb12Zr3 薄膜の周波数特性 
 
Cu   (1 m-thick )
Cu   (0.4 m-thick )
Co85Nb12Zr3 (0.2 m-thick )

































































電磁界シミュレーションは第２章と同様に Ansys 社製の HFSS を用いた．電
磁界シミュレーションモデルを図 4.6 に示す．電磁界シミュレーションでは，次
節で説明するマグネティックプローブ法[5]による近傍磁界測定を実施すること
を想定して MSE を求めた．ノイズ源はマイクロストリップライン(Microstrip 
line: MSL)の電流とし，MSL の長さを図 4.6(a)に示すように 1 mm に設定して
いる．MSL の誘電体層とシールド間の距離 r は図 4.6 (b)に示すように 0.5 mm
であり，シールドパッケージの場合のノイズ源とシールド間の距離，つまり封止
樹脂の厚さと同程度としている．MSL の特性インピーダンスは，シミュレーシ
ョン結果によれば，シールドの有無によらず 49.2 Ω であった．磁性体の困難軸
方向は，図 4.7 に示すように，MSL によって磁界が励起される y 軸方向に設定
した． 
磁界強度は，図 4.6 (b) に示す磁界強度算出面において，磁界強度を面積分し
た値を用いた．MSE は，式(1.1) を用い，シールドの有/無の場合の磁界強度の
差分とした．  
電磁界シミュレーションにより求めた MSE の周波数特性を図 4.8 に示す．電
磁界シミュレーション結果はインピーダンス計算結果と同様の傾向を示し，積
層シールドが導体シールドよりも MSE が高い結果となった．また Co-Nb-Zr の































































































図 4.9 (b) にノイズ源とサンプルホルダ部の写真と断面模式図を示す．シール
ド近傍の測定系は電磁界シミュレーションのモデルと同じように，マグネティ
ックプローブ法[5]により漏洩磁界の強度を測定することとした．ノイズ源はプ
リント配線基板で作成した MSL とした．MSL の太さはと同じ 0.17mm ある．
また，被測定対象の次節で示す試作したシールドと MSL の間に 0.5 mm 厚のス
















Ti 層，Cu 層， 及び Co-Nb-Zr 層 は RF マグネトロンスパッタで成膜した．



























































図 4.10 試作したシールド材 
Glass substrate
Ti   (Seed layer)





(a) 容易軸方向（X 方向） 
 
 
(b) 困難軸方向（Y 方向） 
図 4.11 積層シールドの磁化曲線 

























External Field, Hex [Oe]
Easy Axis
















Anisotropy field  
Hk ~ 10 Oe = 800A/m 

























External Field, Hex [Oe]
Easy Axis






















す．図 4.12 の結果より，測定でも 1.0 µm 厚の積層シールドでも高い MSE が実
現できることが確認できた．特に 470 MHz では，積層シールドの MSE が 66 
dB となり，同じ周波数における導体シールドの MSE よりも 27 dB も高い値と
なった． 
また図 4.12 に示す導体シールドと積層シールドの MSE の測定結果は，図 4.5
で示すインピーダンス計算結果と及び図 4.8 の電磁界シミュレーション結果と
似た周波数特性の傾向を示した．しかしながら，MSE が極大となる周波数は，
電磁界解析やインピーダンス計算では 890 MHz であったことに対し，測定は
470 MHz と差があった．積層シールドの測定結果で，極大となる周波数が低く










































も多く，本測定結果の MSE も 67 dB と高いことから，測定系のダイナミック
レンジの限界の可能性も考えられる．MSE が極大となる周波数が，測定とイン
ピーダンス計算や電磁界解析では一致しないことは今後の課題である． 
また図 4.12 をみると，電磁界解析とインピーダンス計算で 特に 100 MHz 以
下で約 5 dB, MSE の値に差があることがわかる．電磁界解析では，1 µm 厚の
シールドを，mm オーダーの 3 次元モデルで計算していることや，インピーダ
ンス計算では，マイクロストリップラインとシールド層のとの電磁界的結合を
考慮せず計算していることが原因として推定される．電磁界解析とインピーダ
ンス計算での MSE の結果の際も今後の検討課題である． 
 
4.6 2 種の磁性体層を用いたシールドの広帯域化 
前節までで解析，測定した積層シールドは，高い MSE を示したが，一方で
MSE が高い帯域が狭いという課題があった．本節では，異なる FMR 周波数を
有する 2 種の軟磁性体を用いることで，積層シールドの広帯域化を図った． 
図 4.13 に解析した 4 種類のシールドの層構成を示す．図 4.13 (a) は導体シー
ルドである．図 4.13 (b)～(d)の積層シールドでは，Ni-Fe (抵抗率: 30 μΩcm，透
磁率: 3200，FMR 周波数:470 MHz)と Co-Nb-Zr (抵抗率:120 μΩcm，比透磁率: 
1000，FMR 周波数:890 MHz) の片方，または両方を用いている．図 4.13 (a)～
(d)のシールドの総厚は全て 2 μm としている．電磁界解析シミュレータでは，
0.2 μm 程度の薄い導体層を多く積層した構造では，エラーが発生し解析が困難
であったため，本節では総厚を 2 μm に統一した．結果として図 4.13 で示した
導体層の厚さは，前節までのシールドと比較して厚くなった．一方で導体の抵抗
率は 10 μΩcm と高くした．電磁界解析に入力した Ni-Fe の比透磁率の実部と虚
部の周波数特性を図 4.14 に示す[6]．また Co-Nb-Zr の比透磁率の周波数特性は





以外は同じとした．Ni-Fe と Co-Nb-Zr の一軸磁気異方性の容易軸と困難軸は，
同じ方向とし，図 4.7 で示す X 方向に容易軸，図 4.8 で示す Y 方向を困難軸と
した． 
図 4.15 に図 4.13 に示す４種のシールドの MSE の解析結果を示す．図 4.13 
(b), (c) に示す軟磁性体が 1 層のシールドでは FMR 周波数において MSE が極
大となったが，一方で図 4.13 (d)に示す Ni-Fe 層，Co-Nb-Zr 層の両方を持つシ
ールドでは，両方の FMR 周波数で極大となった．また高い MSE が得られる帯
域は，2 種の積層シールドを用いたものは広くなった．例えば 45 dB 以上の MSE
が得られる帯域は 340 ~ 3500 MHz となり図 4.13 (b), (c) に示す軟磁性体が 1
層のシールドと比較し広くなった． 
以上より異なる FMR 周波数を有する２種類以上の軟磁性体を用いることで，
高 MSE が得られる帯域を広くできる見込みを得た． 
 
 
        
(a) 導体のみ                          (c) Ni-Fe 1 層  
 
             
(b) Co-Nb-Zr 1 層                  (d) Ni-Fe 1 層, Co-Nb-Zr 1 層 



















図 4.14 電磁界解析に入力した Ni-Fe, Co-Nb-Zr の比透磁率の周波数特性 
 
 




































































より高い減衰率が得られ，高 MSE となる． 
積層シールドの高い MSE を，インピーダンス計算，有限要素法電磁界解析，
測定で確認した．インピーダンス計算や有限要素法電磁界解析では，シールドに
おいて，1μm 厚さ Cu のみからなる導体シールドと比較し，総厚 1μm の Cu/Co-
Nb-Zr/Cu 積層シールドでは，Co-Nb-Zr の FMR 周波数で特に高い MSE となっ
た．測定では， 1μm 厚の積層シールドで同じ厚さの Cu からなるシールドより
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ムインパッケージ (System in Package：SiP) の需要は増加している．近年は，
いくつかの国ではアンテナとシールドが装備されたモジュールでも電波法の無
線認証が取得できるようになっている．例えば米国の FCC (Federal 
Communications Commission) のモジュール認証では，大きく分けて Full 
modular approval と Limited modular approval に分けられるが，Full 
modular approval が取得できれば，用途を限定せずに機器レベルの無線認証取





















方でアンテナは長くなるものの数 GHz 帯であれば安価で高効率な IC が普及し
ており，小型な無線機ができる．数 GHz 帯で小型な AiP の実現も望まれてお
り，いくつかのグループは 2.4 GHz 帯のアンテナを開発している．[4]- [7] 
ただし，従来の 2.4 GHz アンテナを具備したパッケージには 2 つの問題があ
る． 1 つは，アンテナがパッケージ基板の大きな領域を占有するため，パッケ
ージの小型化が困難なことである．従来の 2.4 GHz 帯の AiP の多くは，メアン
ダ型モノポールアンテナを採用しており，アンテナがパッケージ基板のおおよ





計のための CAD に部品登録する際に，設定される．そのため CAD 上の部品面
積は配線禁止エリアを含むものとなる． 
この本章では，シールドと 2.4 GHz のスロットアンテナを装備した Bluetooth
向けの SiP を紹介する．部品の周囲を樹脂封止することから SiP とするが，機
能的に SiP とモジュールと同じである．私たちは以前，アンテナが数ミリメー
トルの長さのスロットで構成されている 60 GHz シールド AiP を開発していた
[2]．本論文で試作した 2.4 GHz 帯域スロットアンテナは 60 GHz スロットアン
テナの約 25 倍の長さで，全長約 52mm となる長いが，そのアンテナは 5.25 x 
9.0 x 1.0 mm3と小さなシールドパッケージに実装した． 

























を実現できることである．SiP には Bluetooth Low Energy（BLE）チップが内






900 MHz 帯では 10 mm 角の面積では実用的なアンテナの実現は困難である．










5.2 SiP の設計 
5.2.1 SiP の構成と内部の回路 
図 5.1（a）および（b）は，SiP のプロトタイプの写真を示す．図 5.1（a）は
斜めから撮影した写真，図 5.1（b）は上面の写真である．また，図 5.2 に試作し
たBLE SiPの模式図を示す．SiPのパッケージタイプはLand Grid Array（LGA）
である．SiP の面積は 5.25 x 9.0 mm2，厚さは 1.0 mm である． 
図 5.3 にパッケージ基板上の部品配置を示す．また図 5.4 に SiP の内部，およ
び周辺回路を示す．SiP は，部品としてはマイコン ARM® Cortex®-M0 とラン
ダムアクセスメモリ(Random Access Memory: RAM) を内蔵した BLE チップ，
フラッシュメモリ，水晶振動子，DC-DC コンバータが内蔵している． Bluetooth 
チップは，東芝の TC35678FSG が内蔵するものと同じものを用いた．またフラ
ッシュメモリは，図 5.3 に示すように BLE チップ上にスタックされている．こ
れらのチップの動作電流の最大値わずか 3.3 mA である．SiP には水晶発振器も
内蔵されチップに接続されています．複数のコンデンサと 1 つのインダクタも
パッケージ基板に取り付けられています．1 つの発振器もパッケージ基板に取り
付けられています．またモジュールには RESET のほかに，GPIO の電極が 18
個備えられており，汎用インターフェースである I2C や SPI，UART のほかに
アナログ信号の入出力も備えている． 









レス鋼（SUS）/ Cu / SUS で構成され，トータル厚さは約 3 μm である． SUS
層の厚さは，2.4 GHz における SUS の表皮深さよりはるかに薄く，Cu の酸化
防止等の目的で成膜した．シールド効果は Cu 層が SUS 層よりも厚く，抵抗率
も低いため， Cu 層によって確保される．Cu 層のシート抵抗は約 0.01 Ω/□であ
る．図 3.12 に示したシート抵抗と MSE の関係では，シート抵抗が 0.01Ω/□と
すると 500 MHz 以上で 42 dB 以上の MSE が得られるため，シート抵抗は十分















































































図 5.4 SiP の内部，および周辺回路 
 
パッケージ基板には給電線となる基板パターンも配置している．SiP のパッケ
ージ基板の導体層は 2 層で，1 つの絶縁層を挟む構造としている．絶縁体層は
FR-4 とした． 
 
5.3 SiP の試作 
図 5.5 に，SiP 組み立てフローを示す．まず，図 5.5 (a)は表面実装の工程であ
る．クリーム半田をスクリーン印刷で電極上に印刷し，コンデンサ，インダクタ，
水晶発振器をマウンタで半田上に乗せ，その後外観チェック後にリフロー炉に
通しはんだ付けする．次に，図 5.5 (b) に示すように，チップをマウントし，ワ
イヤボンディングした．その後，図 5.5（c）に示すように，トランスファーモー
ルドの工程でエポキシ樹脂により封止した．そしてダイシング装置で図 5.5（d）
に示すようには，SiP を個片化した．尚，図 5.5 (a)~(e)に示す組立工程は，数百 
pcs 分の SiP がプリント基板上に並んだ状態で組み立てられる． 
SUS/Cu/SUSの 3層のシールド層は，マグネトロンスパッタ装置によってSiP









































図 5.5 (a) ~ (e) はスマートフォン向けの RF 帯導体シールドパッケージの量
産で用いられている工程である．アンテナ搭載のために追加した工程は図 5.5 (f) 
のスロット形成のみである．スロット形成のためのレーザーマーカは，パッケー
ジの印字のためのマーキングで使用されている装置を用いることができる．本




図 5.6 にアンテナの評価基板の写真を示す．評価基板の面積は 50 × 50 mm2
である．図 5.6 (a)に示す表面には，試作した SiP を半田付けした．図 5.6 (b) に
示す裏面には，ネットワークアナライザと SiP のアンテナ接続端子を特性イン
ピーダンス 50 Ω で接続するための SMA コネクタとコプレーナ線路（Coplanar 
waveguide: CPW）を設けた． 
図 5.7 (a) に SiP 周囲の表面の導体パターン，図 5.7 (b) に裏面の導体パター
ンを示す．導体の表面と裏面には導体パターンを配置しない配線禁止エリアを




図 5.8 にスロットアンテナの反射の測定結果を示す．反射は，2390 MHz〜
2450 MHz の範囲の周波数で-6 dB 未満となった．反射が- 6 dB 未満の帯域幅は
65 MHz となった．アンテナは小さな SiP に形成されているため，アンテナの
帯域幅はやや狭い．アンテナの共振周波数は 2420 MHz で，Bluetooth システ





























（b) 裏面 (Bottom view) 
 
















































トシステム RTS65 で測定した [9]．図 5.9 に放射効率の周波数特性を示す．放
射効率のピークは，2400 MHz で 24％です． Bluetooth システムの 2400 MHz
から 2480 MHz の周波数帯域では，放射効率は 18％以上となった．小型アンテ
ナは放射効率が低くなるが，Bluetooth ver. 4 でチップからの最大出力が 0dBm






































よそ等方的なパターンとなっている．アンテナの Realized Gain の最大値は-5.5 
dBi となった． 
 
   
(a) XY 面               (b) YZ 面 
 
 
(c) ZX 面  
図 5.10 アンテナの放射パターンの測定結果  
φ (deg.)θ = 90 deg. θ (deg.)φ = 90 deg.
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第２章では，スピン MEMS 歪検知素子に向けに DC-kHz 帯で高い MSE が得
られる磁気シールドパッケージを提案した．内蔵するスピン MEMS 歪検知素子
における印加磁界の方向依存性に着目し，検知素子の感度が高い面内方向の磁
界に対し 42 dB 以上の MSE を得られ，且つ MEMS パッケージの組立ライン
で製造可能なパッケージ構造を提案した．試作パッケージでは, パッケージ内部















（１）シールド層のシート抵抗は 1.5 Ω/□とする 
第６章 
114 
（２）シールド層とパッケージ基板上の GND 配線の接触抵抗は高い場合も 20 
dB 以上の MSE となるが，10 mΩ・mm2 以下とするとより高い MSE が得
られる 
（３）パッケージ基板の GND の開口の長さは 10 mm 以下とする 







絶対値が高くなるため，MSE も高くなる．試作した Cu と Co-Nb-Zr を用いた
総厚 1 μm の積層シールドは, 同じ厚さの Cu のみからなる導体シールドよりも
最大で 27dB 高い MSE を実現した．  
第５章では，従来アンテナ・シールド一体型 SiP では，基板占有面積を小さ




テナは GND 配線に形成する，すなわちアンテナのすぐそばに GND パターンを
配置できる特徴を生かし，他の配線とアンテナを GND パターンによりアイソ
レーションすることで，配線禁止エリアを小面積化した．配線禁止エリアを含む











































果では，MSE が極大となる周波数が，インピーダンス計算や FEM 解析で極
大となった周波数と差があるがその原因を調査する 
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